PDF《Gowin 系统管脚（systemIO）》

8 HSTL18D_I 差分 1.8

8 HSTL18D_II 差分 1.8

8 HSTL15D_I 差分 1.5

8 MIPI 差分 TBD TBD 表3-2 高云半导体 FPGA 产品支持的输入电平标准及部分可选配置 I/O 输入标准 单端/差分 Bank VCCO(V) 支持去迟滞选项 是否需要 VREF LVTTL33 单端 1.5/1.8/2.5/3.3 是否LVCMOS33 单端 1.5/1.8/2.5/3.3 是否LVCMOS25 单端 1.5/1.8/2.5/3.3 是否LVCMOS18 单端 1.5/1.8/2.5/3.3 是否LVCMOS15 单端 1.2/1.5/1.8/2.5/3.3 是否LVCMOS12 单端 1.2/1.5/1.8/2.5/3.3 是否SSTL15 单端 1.5/1.8/2.5/3.3 否是SSTL25_I 单端 2.5/3.3 否是SSTL25_II 单端 2.5/3.3 否是SSTL33_I 单端 3.3 否是SSTL33_II 单端 3.3 否是SSTL18_I 单端 1.8/2.5/3.3 否是SSTL18_II 单端 1.8/2.5/3.3 否是HSTL18_I 单端 1.8/2.5/3.3 否是HSTL18_II 单端 1.8/2.5/3.3 否是HSTL15_I 单端 1.5/1.8/2.5/3.3 否是PCI33 单端 3.3 是否LVDS 差分 2.5/3.3 否否3支持的管脚电平标准 UG289-1.3 7(31) I/O 输入标准 单端/差分 Bank VCCO(V) 支持去迟滞选项 是否需要 VREF RSDS 差分 2.5/3.3 否否MINILVDS 差分 2.5/3.3 否否PPLVDS 差分 2.5/3.3 否否LVDS25E 差分 2.5/3.3 否否MLVDS25E 差分 2.5/3.3 否否BLVDS25E 差分 2.5/3.3 否否RSDS25E 差分 2.5/3.3 否否LVPECL33E 差分 3.3 否否SSTL15D 差分 1.5/1.8/2.5/3.3 否否SSTL25D_I 差分 2.5/3.3 否否SSTL25D_II 差分 2.5/3.3 否否SSTL33D_I 差分 3.3 否否SSTL33D_II 差分 3.3 否否SSTL18D_I 差分 1.8/2.5/3.3 否否SSTL18D_II 差分 1.8/2.5/3.3 否否HSTL18D_I 差分 1.8/2.5/3.3 否否HSTL18D_II 差分 1.8/2.5/3.3 否否HSTL15D_I 差分 1.5/1.8/2.5/3.3 否否MIPI 差分 TBD TBD TBD

4 系统管脚分区策略 UG289-1.3 8(31) 4系统管脚分区策略 GW1N 系列 FPGA 产品 GW1N 系列 FPGA 产品的管脚被划分为

4 个分区, 每个分区由独立的管 脚电源(Vcco)供电, 管脚电源可以配置为 3.3V、 2.5V、 1.8V、 1.5V 或1.2V. 图4-1 GW1N 系列 FPGA 产品分区分布示意图 GW1N 系列 FPGA 产品在分区 1/2/3 支持真 LVDS 差分输出, 分区

0 支持100 欧姆输入差分匹配电阻.GW1N-6K/GW1N-9K 的分区

0 支持 MIPI 输入,分区

2 支持 MIPI 输出. GW1NR 系列 FPGA 产品 GW1NR 系列 FPGA 产品的管脚被划分为

4 个分区, 每个分区由独立的 管脚电源(Vcco)供电, 管脚电源可以配置为 3.3V、 2.5V、 1.8V、 1.5V 或1.2V.

4 系统管脚分区策略 UG289-1.3 9(31) 图4-2 GW1NR 系列 FPGA 产品分区分布示意图 GW1NR 系列 FPGA 产品在分区 1/2/3 支持真 LVDS 差分输出,分区

0 支持

100 欧姆输入差分匹配电阻.GW1NR-6K/GW1NR-9K 的分区

0 支持 MIPI 输入,分区

2 支持 MIPI 输出. GW2A 系列 FPGA 产品 GW2A 系列 FPGA 产品的管脚被划分为

8 个分区, 每个分区由独立的管 脚电源(Vcco)供电, 管脚电源可以........