PDF《“多塔” 3D-SIC 的量子粒子群测试调度方法》

第29 卷第1期计算机辅助设计与图形学学报 Vol.

29 No.1

2017 年1月Journal of Computer-Aided Design &

Computer Graphics Jan.

2017 收稿日期: 2015-09-16;

修回日期: 2016-09-05. 基金项目: 国家 九七三 重点基础研究发展计划项目(2015CB057201);

广东省自 然科学基金(2015A030313147);

广东省科技计划项目 (2014B090913001);

长城学者培养计划(CIT&

TCD20150320). 崔小乐(1975―), 男, 博士, 副教授, CFF 高级会员, 主要研究方向为 IC 测试、可信计算;

王文明(1991―), 男, 硕士研究生, 主要研究方向为 IC 测试;

缪F(1973―), 男, 博士, 教授, 主要研究方向为 3D 集成技术、 MEMS 封装技术;

金玉丰(1961―), 男, 博士, 教授, 博士生导师, 主 要研究方向为 3D 集成技术、MEMS 技术、芯片封装技术. 多塔 3D-SIC 的量子粒子群测试调度方法 崔小乐1) , 王文明1) , 缪F2) , 金玉丰1) 1) (北京大学深圳研究生院集成微系统科学工程与应用重点实验室 深圳 518055) 2) (北京信息科技大学信息与通信工程学院 北京

100192 ([email protected]) 摘要: 针对 多塔 结构的 3D 堆叠集成电路(3D-SIC)测试耗时很长的问题, 提出一种基于量子粒子群优化的测试 调度方法, 以缩短测试时间. 首先, 构造初始粒子群用以表示初始可行解, 产生具有量子行为的新粒子, 并更新粒 子群;

然后进行粒子群的迭代进化以获取全局最优解. 最小化 终堆 测试时间和集成过程总测试的调度结果均表明, 该方法可显著地缩短测试时间;

当复杂晶片集成在 3D-SIC 底层时, 终堆 测试时间较短, 而集成过程的总测试时间 较长. 关键词: 多塔 3D-SIC;

量子粒子群优化;

测试调度;

部分堆 ;

终堆 中图法分类号:TN47 A Test Scheduling Method for Multi-Tower 3D-SIC Based on Quantum-Behaved Particle Swarm Optimization Algorithm Cui Xiaole1) , Wang Wenming1) , Miao Min2) , and Jin Yufeng1) 1) (The Key Laboratory of Integrated Microsystems, Shenzhen Graduate School of Peking University, Shenzhen 518055) 2) (School of Information Communication Engineering, Beijing Information Science &

Technology University, Beijing 100192) Abstract: Multi-tower three dimensional stacked integrated circuits (3D-SIC) have a prolonged test time. This work proposes a test scheduling method of 3D-SIC based on quantum-behaved particle swarm optimi- zation (QPSO) to reduce the test time. Firstly, it constructs an initial particle swarm that represents the fea- sible solutions;

then it generates the new quantum-behaved particle and updates the particle swarm based on the fitness values and the constraints;

finally, it approximates the optimal scheduling solution till the end of the swarm evolution. The experimental results on the final stack and the integration process show that this method reduces the test time of 3D-SIC obviously. The test time is shorter for the stacked final 3D-SIC, and vice versa for the 3D-SIC integration process, if the complex die is integrated as the bottom die. Key words: multi-tower 3D-SICs;

QPSO;

test scheduling;

partial stack;

final stack 随着 MOS 器件特征尺寸的不断缩小, 互连延 迟已逐渐成为电路延迟的主要部分. 芯片集成规 模的增长使传统平面工艺下的集成电路的金属互 连层数不断增加, 进而导致更长的互连线, 从而制 约了芯片整体性能的进一步提升. 3D 堆叠集成电 路(three dimensional stacked integrated circuit, 3D- 第1期崔小乐, 等: 多塔 3D-SIC 的量子粒子群测试调度方法