PDF《超稳定、16位、±0.5 LSB INL、 电压输出DAC》

200 mV,

50 Hz/60 Hz, VSS = ?15 V

90 dB ?VSS ±

200 mV,

50 Hz/60 Hz, VDD =

15 V A、B级1 参数 最小值 典型值 最大值 单位 测试条件/注释

1 温度范围:?40°C至+125°C,典型条件:TA = 25°C,VDD = +15 V,VSS = ?15 V,VREFP = +10 V,VREFN = ?10 V.

2 通过AD8675ARZ输出缓冲器描述性能.

3 线性误差指INL和DNL两种误差;

任一参数经过一定时间后均可能发生规定量的漂移.

4 AD5760配置为单位增益模式,输出端为低通RC滤波器.R =

300 Ω,C =

143 pF(包括输出缓冲器外侧总电容,引脚电容等).

5 单一逻辑引脚中流过的电流. AD5760 Rev. C | Page

5 of

32 表3. 参数 限值1 单位 测试条件/注释 IOVCC = 1.71 V至3.3 V IOVCC = 3.3 V至5.5 V t1

2 40

28 ns(最小值) SCLK周期时间

92 60 ns(最小值) SCLK周期时间(回读和菊花链模式) t2

15 10 ns(最小值) SCLK高电平时间 t3

9 5 ns(最小值) SCLK低电平时间 t4

5 5 ns(最小值) SYNC 到SCLK下降沿建立时间 t5

2 2 ns(最小值) SCLK下降沿到SYNC上升沿保持时间 t6

48 40 ns(最小值) 最小SYNC高电平时间 t7

8 6 ns(最小值) SYNC 上升沿到下一SCLK下降沿忽略 t8

9 7 ns(最小值) 数据建立时间 t9

12 7 ns(最小值) 数据保持时间 t10

13 10 ns(最小值) LDAC 下降沿到SYNC下降沿 t11

20 16 ns(最小值) SYNC 上升沿到LDAC下降沿 t12

14 11 ns(最小值) LDAC 低电平脉冲宽度 t13

130 130 ns(典型值) LDAC 下降沿到输出响应时间 t14

130 130 ns(典型值) SYNC 上升沿到输出响应时间(LDAC接低电平) t15

50 50 ns(最小值) CLR 低电平脉冲宽度 t16

140 140 ns(典型值) CLR 脉冲启动时间 t17

0 0 ns(最小值) SYNC 下降沿到第一SCLK上升沿 t18

65 60 ns(最大值) SYNC 上升沿到SDO三态(CL =

50 pF) t19

62 45 ns(最大值) SCLK上升沿到SDO有效(CL =

50 pF) t20

0 0 ns(最小值) SYNC 上升沿到SCLK上升沿忽略 t21

35 35 ns(典型值) RESET 低电平脉冲宽度 t22

150 150 ns(典型值) RESET 脉冲启动时间 时序特性 除非另有说明,VCC = 2.7 V至5.5 V,所有规格均相对于TMIN 至TMAX 而言.

1 所有输入信号均指定tR = tF =

1 ns/V(10%至90%的IOVCC )条件并从(VIL + VIH )/2电平起开始计时.

2 写入模式下最大SCLK频率为35 MHz,回读和菊花链模式下则为16 MHz. AD5760 Rev. C | Page

6 of

32 t7

24 2

1 DB23 DB0 t10 t8 t4 t6 t5 t3 t1 t2 t9 t11 t12 t13 t14 t15 t16 t21 t22 VOUT VOUT VOUT VOUT RESET CLR LDAC SDIN SYNC SCLK 09650-002 DB23 DB0 NOP CONDITION REGISTER CONTENTS CLOCKED OUT t1 t17 t2 t5 t17 t5 t19 t18 t20 t3 t4 t8 t9 t6 t7

24 2

2 1

24 1 DB23 DB0 INPUT WORD SPECIFIES REGISTER TO BE READ SDO SDIN SYNC SCLK 09650-003 图2. 写入模式时序图 图3. 回读模式时序图 AD5760 Rev. C | Page

7 of

32 1

2 24

48 25

26 INPUT WORD FOR DAC N INPUT WORD FOR DAC N C

1 INPUT WORD FOR DAC N UNDEFINED t20 t1 t2 t19 t3 t17 t4 t9 t8 t6 t18 t5 DB23 DB23 DB0 DB23 DB0 DB0 DB23 DB0 SDO SDIN SYNC SCLK 09650-004 图4. 菊花链模式时序图 AD5760 Rev. C | Page

8 of

32 表4. 参数 额定值 VDD 至AGND ?0.3 V至+34 V VSS 至AGND ?34 V至+0.3 V VDD 至VSS ?0.3 V至+34 V VCC 至DGND ?0.3 V至+7 V IOVCC 至DGND ?0.3 V至VCC +

3 V或+7 V (取较小者) 数字输入至DGND ?0.3 V至IOVCC + 0.3 V或+7 V(取较小者) VOUT 至AGND ?0.3 V至VDD + 0.3 V VREFP 至AGND ?0.3 V至VDD + 0.3 V VREFN 至AGND VSS ? 0.3 V至+0.3 V DGND至AGND ?0.3 V至+0.3 V 工作温度范围,TA 工业 焊接 ?40℃至+125℃ 存储温度范围 ?65℃至+150℃ 最大结温(TJ 最大值) 150°C 功耗 (TJ max ? TA )/θJA LFCSP封装 θJA 热阻 31.0℃/W 引脚温度 JEDEC工业标准 J-STD-020 ESD(人体模型) 1.6 kV 绝对最大额定值 除非另有说明,TA = 25°C.100 mA以下的瞬态电流不会造 成SCR闩锁. 注意,超出上述绝对最大额定值可能会导致器件永久性损 坏.这只是额定最值,并不能以这些条件或者在任何其它 超出本技术规范操作章节中所示规格的条件下,推断器件 能否正常工作.长期在绝对最大额定值条件下工作会影响 器件的可靠性. 本器件为高性能集成电路,ESD额定值为1.6 kV,对ESD(静 电放电)敏感.搬运和装配时必须采取适当的防范措施. ESD警告 ESD(静电放电)敏感器件. 带电器件和电路板可能会在没有察觉的情况下放电. 尽管本产品具有专利或专有保护电路,但在遇到高 能量ESD时,器件可能会损坏.因此,应当采取适当 的ESD防范措施,以避免器件性能下降或功能丧失. AD5760 Rev. C | Page