PDF《超稳定、16位、±0.5 LSB INL、 电压输出DAC》

9 of

32 引脚配置和功能描述 INV IOV CC V CC AGND VSS VSS VREFN SDO DNC DNC DNC DNC SDIN R FB AD5760 TOP VIEW (Not to Scale) VOUT VREFP RESET VDD VDD CLR LDAC SYNC DGND SCLK

2 1

3 4

5 6

7 18

19 17

16 15

14 13

9 0

1 11

2 1

8 1

2 0

2 2

2 3

2 4

2 09650-005 NOTES 1. DNC = DO NOT CONNECT. DO NOT CONNECT TO THIS PIN. 2. NEGATIVE ANALOG SUPPLY CONNECTION (VSS). A VOLTAGE IN THE RANGE OF C16.5 V TO C2.5 V CAN BE CONNECTED. VSS SHOULD BE DECOUPLED TO AGND. THE PADDLE CAN BE LEFT ELECTRICALLY UNCONNECTED PROVIDED THAT A SUPPLY CONNECTION IS MADE AT THE VSS PINS. IT IS RECOMMENDED THAT THE PADDLE BE THERMALLY CONNECTED TO A COPPER PLANE FOR ENHANCED THERMAL PERFORMANCE. 图5. 引脚配置 表5. 引脚功能描述 引脚编号 名称 描述

1 VOUT 模拟输出电压.

2 VREFP 正基准电压输入.可以将5 V至VDD ? 2.5 V范围内的电压连接到此引脚. 3,

5 VDD 正模拟电源连接.可以将7.5 V至16.5 V范围内的电压连接到此引脚.VDD 必须去耦至AGND.

4 RESET 低电平有效复位.置位此引脚时,AD5760返回上电状态.

6 CLR 低电平输入有效.置位此引脚可将DAC寄存器设置为用户自定义值(见表12)并更新DAC输出. 输出值取决于所用的DAC寄存器编码格式:二进制或二进制补码.

7 LDAC 低电平有效加载DAC逻辑输入.此引脚用于更新DAC寄存器和模拟输出. 当永久接为低电平时,输出在SYNC的上升沿更新.如果LDAC在写入周期保持高电平, 输入寄存器会更新,但输出直到LDAC的下降沿才会更新输出.LDAC引脚不得断开.

8 VCC 数字电源.电压范围为2.7 V至5.5 V.应将VCC 去耦至DGND.

9 IOVCC 数字接口电源.数字阈值电平参考施加于此引脚的电压.电压范围为1.71 V至5.5 V. 10, 21, 22,

23 DNC 不连接.请勿连接到这些引脚.

11 SDO 串行数据输出.

12 SDIN 串行数据输入.该器件有一个24位输入移位寄存器.数据........